Cadence推最新印刷电路板(PCB)技能

  全球电子规划立异抢先企业Cadence规划体系公司(NASDAQ: CDNS)，于近来宣告推出最新版Allegro®印刷电路板(PCB)技能，处理客户关于高效产品开发的简化处理方案的需求。Allegro 16.6可以将高速界面的时序闭合加速30-50%，这有赖于时序灵敏型物理完成与验证，其对应的业界首个电子CAD(ECAD)团队协作环境，面向运用Microsoft SharePoint技能的PCB规划。

  “芯片规划师的使命是在急迫的上市时刻束缚下开发日益杂乱的产品，快速方便地调用本地与世界规划团队和资源，会带来极大的竞赛优势，”微软立异及产品生命周期办理处理方案主管Simon Floyd说，“Cadence® PCB规划东西与SharePoint集成，供给了一种一起环境，促进团队协作、规划创立与操控，出产力会得到极大的提高。”

  Allegro 16.6产品线的新功用有助于嵌入式双面及笔直部件的小型化改善，改善时序灵敏型物理完成与验证，加速时序闭合，并改善ECAD和机械化CAD(MCAD)协同规划--这些都对加速多功用电子科技类产品的开发至关重要。

  Allegro套件业界抢先的PCB规划小型化功用是2011年推出的。Allegro 16.6产品套件持续使用嵌入式有源及无源元件最新的出产的根本工艺，处理电路板尺度不断缩小有关的特定规划问题。元件可使用Z轴笔直潜入到PCB内层，大幅度削减X和Y轴布线空间。

  “咱们抢先的ECP(C)技能满意了客户关于节约本金的小型化需求，”AT&S高档封装首席运营官Mark Beesley说，“Cadence与AT&S现已协作多年，现在正在处理一起客户关于高档小型化技能的需求。”

  Allegro 16.6经过主动交互推迟调整(AiDT)加速时序灵敏型物理完成。主动交互推迟调整可缩短时刻，满意高档规范界面的时序束缚，例如DDR3等，缩短的程度可达30-50%。AiDT可协助用户逐一界面地敏捷调整要害高速信号的时刻，或将其应用于字节通道级，将PCB上的线路调整时刻从数日缩短到几个小时。EMA Timing Designer结合Allegro PCB SI功用，协助用户敏捷完成要害高速信号的时序闭合。